




Projeto Lógica Síncrona

1. Defina os seguintes conceitos relacionados com as restrições de tempo de um flip-flop: T_{setup} , T_{hold} , T_{cq} e metaestabilidade.
2. A partir do circuito abaixo, apresente os valores da saída (Q) do registrador ao longo do tempo.



3. Monte um circuito que apresente em um display de 7 segmentos uma contagem de 0-9.
4. Considerando a questão anterior, cite separadamente os componentes que fazem parte da lógica do próximo estado ou da lógica de saída.
5. Implemente um contador de 1 a 12 com pulsos de máximo (12) e de meio da contagem (6). Adicione um sinal de *reset* que garanta que a contagem sempre inicie em 1.
6. Construa um circuito que mostre a seguinte contagem em um display de 7 segmentos: 0, 1, 3, 7 e retorne para o início.
7. Construa um contador binário de 8 bits com contagem crescente e decrescente. Um sinal de controle (up) incrementa quando configurado em 1 e decrementa caso contrário.
8. Construa um contador de 4 bits que conta de 3 ("0011") até 12 ("1100") e então reinicia. Se o contador entrar em um estado não utilizado (como "0000"), devido a ruído, ele reiniciará a partir de "0011" na próxima borda de subida do clock.
9. Considere o diagrama do circuito abaixo. Sendo T_{cq} e T_{setup} do flip-flop iguais a 1ns e 0.5ns, e o atraso de propagação do incrementador, comparador e multiplexador de 5ns, 3ns e 0,75ns, respectivamente. Determine a taxa de clock máxima, supondo que nenhuma otimização adicional foi realizada durante a síntese.

